





## Method for determining an encryption key associated with an integrated circuit

**Patent number:** FR2738971  
**Publication date:** 1997-03-21  
**Inventor:** RHEIMI ALAIN; RIGAL VINCENT; ROSE RENE  
**Applicant:** SCHLUMBERGER IND SA (FR)  
**Classification:**  
- international: **G06K19/067; G06K19/073; G07F7/10; H01L23/58; H04L9/22; G06K19/067; G06K19/073; G07F7/10; H01L23/58; H04L9/18; (IPC1-7): H04L9/10; G06F12/14; G06K19/073**  
- european: **G06K19/067; G06K19/073; G07F7/10D4E; G07F7/10D12; H01L23/58B; H04L9/22**  
**Application number:** FR19960004436 19960405  
**Priority number(s):** FR19960004436 19960405; FR19950011078 19950919


**Also published as:**

 WO9711442 (A1)  
 EP0861479 (A1)  
 US6047068 (A1)  
 EP0861479 (B1)

[Report a data error here](#)

**Abstract of FR2738971**

A method for determining an encryption key associated with an integrated circuit (10) having a memory plane (11) is disclosed. The method comprises the steps of (a) forming a matrix of N electrical contacts  $C_i$  ( $i = 1, \dots, N$ ) on the surface of said memory plane (11), (b) depositing a layer (14) of a material having random inhomogeneous electrical resistivity on said matrix, and (c) determining said encryption key or resistive key  $K_r$  on the basis of the random distribution of electrical resistances connecting the various electrical contacts  $C_i$  of the matrix. The method is useful for protecting smart cards used in coded television services.



Data supplied from the esp@cenet database - Worldwide

10/21/05

19 RÉPUBLIQUE FRANÇAISE  
INSTITUT NATIONAL  
DE LA PROPRIÉTÉ INDUSTRIELLE  
PARIS

11 N° de publication : 2 738 971  
(à n'utiliser que pour les commandes de reproduction)

21 N° d'enregistrement national : 96 04436

51 Int Cl<sup>9</sup> : H 04 L 9/10, G 06 K 19/073, G 06 F 12/14

12 DEMANDE DE BREVET D'INVENTION A1

22 Date de dépôt : 05.04.96.

30 Priorité : 19.09.95 FR 9511078.

43 Date de la mise à disposition du public de la demande : 21.03.97 Bulletin 97/12.

56 Liste des documents cités dans le rapport de recherche préliminaire : *Se reporter à la fin du présent fascicule.*

60 Références à d'autres documents nationaux apparentés :

71 Demandeur(s) : SCHLUMBERGER INDUSTRIES SA  
SOCIÉTÉ ANONYME — FR.

72 Inventeur(s) : RHEIMI ALAIN, RIGAL VINCENT et  
ROSE RENÉ.

73 Titulaire(s) :

74 Mandataire : SCHLUMBERGER INDUSTRIES.

54 PROCEDE DE DETERMINATION D'UNE CLE DE CRYPTAGE ASSOCIEE A UN CIRCUIT INTEGRE.

57 Procédé de détermination d'une clé de cryptage associée à un circuit intégré (10) présentant un plan-mémoire (11).


Selon l'invention, le procédé comporte les étapes suivantes:

(a) réaliser une matrice de N contacts électriques  $C_i$  ( $i = 1, \dots, N$ ) à la surface dudit plan-mémoire (11),

(b) déposer sur ladite matrice une couche (14) d'un matériau à résistivité électrique inhomogène aléatoire,

(c) déterminer ladite clé de cryptage, dite clé résistive  $K_r$ , à partir de la répartition aléatoire des résistances électriques reliant les différents contacts électriques  $C_i$  de la matrice.

Application à la sécurisation des cartes à mémoire utilisées en télévision cryptée.



FR 2 738 971 - A1



**PROCEDE DE DETERMINATION D'UNE CLE DE CRYPTAGE  
ASSOCIEE A UN CIRCUIT INTEGRE**

5 La présente invention concerne un procédé de détermination d'une clé de cryptage associée à un circuit intégré. Elle concerne également un circuit intégré sécurisé mettant en oeuvre ledit procédé.

10 L'invention trouve une application particulièrement avantageuse dans le domaine de la sécurisation des cartes à mémoire, notamment les cartes à mémoire utilisées en télévision cryptée.

15 D'une manière générale, les cartes à mémoire comportent un corps de carte en matériau plastique et un module électronique inséré dans une cavité aménagée dans ledit corps de carte. Le module électronique est constitué d'un circuit intégré, ou puce, placé sur un support lui-même muni de plages métalliques destinées à assurer la liaison électrique entre le module et un lecteur de cartes. Le circuit intégré peut être une mémoire du type EEPROM, pour l'application aux télécartes par exemple, ou un microprocesseur, pour les applications aux cartes bancaires, à la téléphonie mobile ou encore à la télévision cryptée.

20 La plupart des cartes à mémoire sont donc utilisées pour effectuer des transactions électroniques, ce qui naturellement ne manque de susciter la tentation de frauder les systèmes mettant en oeuvre des cartes à mémoire de manière à pouvoir bénéficier sans contrepartie financière des services fournis par ces systèmes.

25 Afin d'éviter, ou du moins de limiter la fraude, les informations échangées avec le module électronique des cartes à mémoire sont cryptées selon des procédés variés qui font l'objet d'une abondante littérature. Il suffit seulement de savoir que les messages reçus par les circuits intégrés des cartes sont chiffrés à l'aide de clés, dites clés de cryptage, stockées dans la mémoire non volatile des circuits. Ces clés peuvent elles-même être protégées contre une lecture extérieure en masquant le niveau du plan-mémoire dans lequel elles sont inscrites par plusieurs niveaux de métal faisant office d'écran tout en participant à la dynamique du circuit.

Toutefois, le degré de sécurisation obtenu n'est pas absolu car il est toujours possible pour un fraudeur expérimenté d'accéder aux clés secrètes par une analyse fonctionnelle du circuit intégré.

5 Aussi, le problème technique à résoudre par l'objet de la présente invention est de proposer un procédé de détermination d'une clé de cryptage associée à un circuit intégré présentant un plan-mémoire, procédé qui permettrait d'atteindre un niveau de protection des clés de cryptage beaucoup plus élevé du fait notamment d'un stockage statique des clés hors du plan-mémoire  
10 et donc inaccessible par analyse fonctionnelle du circuit.

La solution au problème technique posé consiste, selon la présente invention, en ce que ledit procédé comporte les étapes suivantes :

- 15 (a) réaliser une matrice de N contacts électriques  $C_i$  ( $i = 1, \dots, N$ ) à la surface dudit plan-mémoire,
- (b) déposer sur ladite matrice une couche d'un matériau à résistivité électrique inhomogène aléatoire,
- (c) déterminer ladite clé de cryptage, dite clé résistive  $K_r$ , à partir de la répartition aléatoire des résistances  
20 électriques reliant les différents contacts électriques  $C_i$  de la matrice.

Ainsi, on utilise la structure résistivement aléatoire de ladite couche comme générateur de la clé  $K_r$  de cryptage associée au circuit intégré. Celle-ci n'est donc jamais stockée dans le plan-  
25 mémoire du circuit et, de ce fait, est reconstruite à chaque mise sous tension du circuit intégré. De plus, on peut observer que la couche de matériau réalise un écran qui protège le circuit contre toutes lectures frauduleuses. Si cette couche est enlevée ou altérée, la clé est modifiée et les informations demeureront cryptées à  
30 jamais. Il est impossible de lire par un moyen extérieur au circuit intégré les valeurs des résistances prises en compte par le procédé de l'invention pour déterminer la clé  $K_r$  de cryptage.

Un premier perfectionnement consiste à munir le circuit intégré d'un mécanisme d'alarme. Cela permet de détecter des

tentatives de fraude et de prendre des mesures comme l'effacement d'informations sensibles.

5 A cet effet, selon l'invention, l'étape (c) comprend en outre la détermination, à l'initialisation du circuit intégré, d'une autre clé résistive KA, dite clé d'alarme, qui est inscrite dans une mémoire non volatile dudit circuit, et ladite deuxième clé résistive KA est mesurée, à chaque mise sous tension du circuit intégré, et comparée à la valeur de KA mémorisée, la clé Kr de cryptage étant effacée en cas de comparaison négative. Afin de fiabiliser ce mode  
10 de réalisation, plusieurs perfectionnements peuvent y être apportés :

- La clé KA est mesurée à partir de résistances sans corrélation avec celles utilisées pour déterminer la clé Kr, afin qu'on ne puisse déduire Kr de KA.
- 15 - La clé KA est mesurée plusieurs fois, jusqu'à un nombre maximal.
- A chaque mesure de KA, une information est inscrite dans la mémoire non volatile du circuit intégré, par exemple mise à jour du nombre d'essais encore autorisés s'il en reste.
- 20 - Plutôt que de stocker la clé KA dans sa totalité, on peut n'en stocker qu'un condensé (CRC, hashing) et faire un test de conformité.
- La clé résistive Kr n'est pas mesurée si la valeur mesurée de KA n'est pas conforme.

25 Un deuxième perfectionnement du procédé conforme à l'invention consiste en ce que l'étape (c) comprend en outre la détermination, à l'initialisation du circuit intégré, d'une autre clé résistive KS, dite clé de secours, qui est inscrite dans une mémoire non volatile dudit circuit, et en ce qu'une clé KD est calculée à  
30 partir des clés résistives Kr et KS d'une manière telle que la clé Kr de cryptage puisse être calculée à partir des clés KS et KD, la clé KD étant inscrite dans la mémoire non volatile du circuit intégré.

A titre d'exemple, lesdits moyens de calcul peuvent être un "ou exclusif", on a dans ce cas :

35 
$$KD = Kr + KS$$

et  $Kr = KD + KS$

Le circuit intégré peut être muni d'un mécanisme permettant de vérifier la valeur Kr. On peut utiliser notamment un mécanisme à base de somme de contrôle (check-sum) calculée par le circuit  
5 intégré et stockée dans sa mémoire. Il est essentiel qu'il soit impossible de déduire la clé Kr de cette somme de contrôle. Il est donc préférable que la longueur de la somme de contrôle soit très courte par rapport à celle de la clé Kr.

10 Lors de la mise en route du dispositif, la pastille considérée vérifie la clé Kr. Si le résultat n'est pas satisfaisant, elle recherche la clé de secours KS et est alors en mesure de rétablir Kr connaissant KD. Ceci constitue un mécanisme de recouvrement en cas d'erreur de mesure ou de dérive de Kr.

15 Il est également prévu que le circuit intégré, au moment où il détecte que Kr est erronée, en informe le monde extérieur. Ceci peut permettre de fonctionner en mode dégradé, avec KS, tout en préparant le remplacement du circuit intégré. Il est également possible de limiter le mode dégradé dans le temps, le circuit s'invalidant lui-même après un certain nombre d'utilisations en  
20 mode dégradé.

Selon un mode de réalisation particulier de l'invention, le circuit intégré dispose d'une information CI qui lui est propre, définissant une liste des résistances à utiliser pour la détermination desdites clés résistives Kr, KA, KS. De cette manière,  
25 l'attaque par usinage est également rendue inopérante car le fraudeur ne saura pas déduire la clé résistive Kr de la carte des résistances.

Selon une variante de ce dernier mode de réalisation, les moyens de mesure ne mesurent que les résistances utiles dont la  
30 liste dépend de l'information CI.

Selon un autre mode de mise en oeuvre de l'invention, la liste des résistances à utiliser est établie par le circuit intégré, lors de l'initialisation, en fonction des résistances mesurées. Ladite liste est inscrite dans une mémoire non volatile du circuit et vient  
35 compléter l'information CI ou en tient lieu. Bien entendu, après

initialisation du circuit intégré, toute inscription de listes dans ladite mémoire non volatile est inhibée, par exemple par un fusible physique ou logique.

5 Selon un premier exemple d'application, ladite liste comporte des résistances de valeurs suffisamment éloignées. Ceci évite qu'un changement mineur des valeurs de résistances ne viennent modifier la clé résistive Kr.

10 Selon un deuxième exemple d'application, ladite liste comporte des résistances de valeurs de même ordre de grandeur. Ceci évite qu'un fraudeur vienne mesurer, par des sondes de surface, les résistances de la couche, et puisse en déduire la clé résistive Kr.

15 Enfin, il peut également être prévu que ladite liste comporte des résistances de valeurs contenues dans une plage donnée, pour cumuler les deux exemples précédents.

20 Afin d'améliorer encore le degré de sécurisation conféré par le procédé conforme à l'invention, il est prévu qu'il comporte à la suite de l'étape (b) une étape consistant à disposer un écran métallique sur ladite couche de matériau à résistivité électrique inhomogène aléatoire.

Selon un mode de mise en oeuvre particulier du procédé selon l'invention, on réalise ledit matériau à résistivité électrique inhomogène aléatoire en mélangeant une encre à faible résistivité électrique à une encre à forte résistivité électrique.

25 Enfin, un circuit intégré sécurisé présentant un plan-mémoire est remarquable, selon la présente invention, en ce qu'il comporte une matrice de N contacts électriques  $C_i$  ( $i=1, \dots, N$ ) à la surface dudit plan-mémoire, une couche d'un matériau à résistivité électrique inhomogène aléatoire, déposée sur ladite matrice, et des  
30 moyens de détermination d'une clé Kr de cryptage, dite clé résistive, à partir de la répartition aléatoire des résistances électriques reliant les différents contacts électriques  $C_i$  de la matrice.

La description qui va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée.

La figure 1 est une vue de côté d'un circuit intégré sécurisé  
5 par la mise en oeuvre du procédé selon l'invention.

La figure 2 est une vue de dessus du circuit intégré de la figure 1.

La figure 3 est un schéma de moyens de détermination d'une clé de cryptage associée au circuit intégré des figures 1 et 2.

10 La figure 4 est le schéma équivalent des moyens de détermination de la figure 3.

Le circuit intégré 10 montré aux figures 1 et 2 présente un plan-mémoire 11, ou face active, sur lequel sont formés des plots métalliques d'entrée/sortie, tels que 12 et 13 sur les figures 1 et 2,  
15 destinés à être reliés par des fils conducteurs aux plages métalliques d'un support, non représenté, qui constitue avec le circuit intégré 10 le module électronique d'une carte à mémoire.

Comme on peut le voir sur les figures 1 et 2, une matrice de N, ici 9, contacts électriques  $C_i$  ( $i = 1, \dots, 9$ ) a été réalisée à la  
20 surface du plan-mémoire 11 du circuit 10. Cette matrice de contacts électriques est recouverte, par sérigraphie par exemple, d'une couche 14 d'un matériau à résistivité électrique inhomogène aléatoire, tel qu'un mélange d'une encre à faible résistivité électrique avec une encre à forte résistivité électrique. La couche  
25 14 de matériau a, par exemple, une épaisseur de l'ordre de  $10 \mu\text{m}$  au plus.

Ainsi que le montrent les figures 1 et 2, les chemins de courant entre les différents contacts électriques  $C_i$  de la matrice peuvent prendre des formes très variées résultant de la structure  
30 aléatoire de la résistivité électrique à l'intérieur de la couche 14. C'est cette répartition aléatoire des résistances électriques entre les contacts  $C_i$  qui constitue la base du procédé de détermination d'une clé  $K_r$  de cryptage, dite clé résistive, associée au circuit intégré 10, ladite clé étant en quelque sorte une expression



numérisée de la répartition des résistances, comme cela sera expliqué en détail plus loin.

Notons que la clé  $K_r$  de cryptage du circuit étant finalement contenue dans la couche 14 de matériau, il y a avantage à protéger ladite couche en la recouvrant d'un écran métallique 15 qui peut d'ailleurs participer lui-même à l'établissement des chemins de courant comme l'indique la figure 2.

De même que la couche 14, l'écran métallique 15 peut avoir une épaisseur de  $10\ \mu\text{m}$  (à cet égard le dessin de la figure 2 n'est pas à l'échelle).

On a représenté sur la figure 3 un schéma des moyens utilisés pour la détermination de la clé  $K_r$  de cryptage appliquée à la structure de circuit des figures 1 et 2.

Ces moyens de détermination comportent un bus comprenant une ligne  $L_1$  à une première tension  $V_{CC}$ , une ligne  $L_2$  de mesure et une ligne  $L_3$  à une deuxième tension  $V_{SS}$ . Chaque ligne  $L_1$ ,  $L_2$ ,  $L_3$  du bus peut être reliée à un contact électrique de la matrice par l'intermédiaire de trois interrupteurs analogiques commandables  $K_1$ ,  $K_2$ ,  $K_3$  respectivement. En d'autres termes, chaque contact  $C_i$  peut être connecté à une et une seule des lignes  $L_1$ ,  $L_2$ ,  $L_3$  du bus.

Le circuit intégré 10 commande les interrupteurs analogiques  $K_1$ ,  $K_2$ ,  $K_3$  de manière à définir un ensemble de triplets de contacts électriques noté  $(C_j, C_i, C_k)_l$ , au nombre de  $M$  ( $l = 1, \dots, M$ ), les contacts  $C_j$ ,  $C_i$  et  $C_k$  étant respectivement reliés aux lignes  $L_1$ ,  $L_2$ ,  $L_3$  du bus. On obtient alors le circuit équivalent de la figure 4 dans laquelle  $R_{ij}$  et  $R_{ik}$  représentent les résistances électriques reliant le contact  $C_i$  aux contacts  $C_j$  et  $C_k$  respectivement. Le choix des contacts  $C_j$ ,  $C_i$ ,  $C_k$  est déterminé soit à partir d'une information  $C_l$ , propre au circuit 10, soit à partir d'une liste inscrite dans la mémoire non volatile du circuit.

De manière à pouvoir effectuer une comparaison significative des résistances  $R_{ij}$  et  $R_{ik}$ , il y a avantage à ce que, pour chaque triplet  $(C_j, C_i, C_k)_l$ , les contacts  $C_j$  et  $C_k$  soient équidistants du contact  $C_i$ . Dans ce cas, les résistances  $R_{ij}$  et  $R_{ik}$ , bien qu'équivalentes, sont en général différentes du fait de

l'inhomogénéité aléatoire de la résistivité électrique de la couche 14 de matériau. On utilise alors cette différence pour affecter à chaque triplet  $(C_j, C_i, C_k)$  un bit  $b_l$  défini par convention par :

$$\begin{aligned} b_l &= 1 & \text{si } R_{ij} > R_{ik} \\ b_l &= 0 & \text{si } R_{ij} < R_{ik} \end{aligned}$$

On a ainsi un ensemble aléatoire de  $M$  bits  $b_l$  qui, rangés selon une suite ordonnée, détermine la clé  $K_r$  de cryptage à attribuer au circuit intégré 10.

En pratique, la tension de la ligne  $L_2$  de mesure est comparée à  $(V_{cc} + V_{ss})/2$ , le signe de cette comparaison permettant d'établir l'information logique  $b_l$ . Cette technique de mesure de résistance relative a l'avantage de s'affranchir des variations de température et de tension.

Il faut également noter que les résistances additionnelles de mesure doivent être très faibles pour ne pas diminuer l'influence de la dispersion des résistances non homogènes à mesurer. En effet, les canaux de mesure ont eux-même des dispersions qui, si elles devenaient trop importantes, rendraient insuffisantes l'influence et la modification de la couche 14 de matériau, ce qui ouvrirait une possibilité de fraude.

Dans l'exemple de la matrice  $3 \times 3$  des figures 1 et 2, les triplets satisfaisant la condition d'équidistance sont :

$(C_1, C_2, C_3)_1, (C_4, C_5, C_6)_2, (C_7, C_8, C_9)_3$   
 $(C_4, C_1, C_2)_4, (C_2, C_3, C_6)_5, (C_8, C_9, C_6)_6, (C_4, C_7, C_8)_7$   
 $(C_1, C_4, C_7)_8, (C_2, C_5, C_8)_9, (C_3, C_6, C_9)_{10}$   
 $(C_1, C_5, C_9)_{11}, (C_7, C_5, C_3)_{12},$   
 $(C_1, C_7, C_9)_{13}, (C_1, C_3, C_9)_{14},$   
 $(C_2, C_7, C_9)_{15}, (C_1, C_8, C_3)_{16},$   
 $(C_2, C_4, C_8)_{17}, (C_2, C_6, C_8)_{18}$

On obtient alors 18 bits  $b_l$  associés chacun à un des 18 triplets, d'où une clé de cryptage à 18 bits.

Au besoin, la clé  $K_r$  obtenue peut être corrigée par un code correcteur d'erreur stocké en mémoire à la personnalisation de la carte. Toutefois, ce code ne permet pas de retrouver la clé si on ne dispose pas de la clé initiale.

Les autres clés résistives, à savoir la clé KA d'alarme et la clé KS de secours, sont déterminées de la même manière, le choix des contacts  $C_j$ ,  $C_i$ ,  $C_k$  étant différent.

**REVENDEICATIONS**

1. Procédé de détermination d'une clé de cryptage associée à un circuit intégré (10) présentant un plan-mémoire (11),  
5 caractérisé en ce que ledit procédé comporte les étapes suivantes :
  - (a) réaliser une matrice de N contacts électriques  $C_i$  ( $i = 1, \dots, N$ ) à la surface dudit plan-mémoire (11),
  - (b) déposer sur ladite matrice une couche (14) d'un matériau  
10 à résistivité électrique inhomogène aléatoire,
  - (c) déterminer ladite clé de cryptage, dite clé résistive  $K_r$ , à partir de la répartition aléatoire des résistances électriques reliant les différents contacts électriques  $C_i$  de la matrice.
- 15 2. Procédé selon la revendication 1, caractérisé en ce que l'étape (c) comprend en outre la détermination, à l'initialisation du circuit intégré (10), d'une autre clé résistive  $K_A$ , dite clé d'alarme, qui est inscrite dans une mémoire non volatile dudit circuit (10), et en ce que ladite deuxième clé résistive  $K_A$   
20 d'alarme est mesurée à chaque mise sous tension du circuit intégré (10), et comparée à la valeur de  $K_A$  mémorisée, la clé  $K_r$  de cryptage étant effacée en cas de comparaison négative.
3. Procédé selon la revendication 2, caractérisé en ce que l'étape (c) comprend en outre la détermination, à l'initialisation du circuit intégré (10), d'une autre clé résistive  $K_S$ , dite clé de secours, qui est inscrite dans une mémoire non volatile dudit circuit (10), et en ce qu'une clé  $K_D$  est calculée à partir des  
25 clés résistives  $K_r$  et  $K_S$  d'une manière telle que la clé  $K_r$  de cryptage puisse être calculée à partir des clés  $K_S$  et  $K_D$ , la clé  $K_D$  étant inscrite dans la mémoire non volatile du circuit  
30 intégré (10).
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le circuit intégré (10) dispose d'une information CI qui lui est propre, définissant la liste des

résistances à utiliser pour la détermination desdites clés résistives (Kr, KA, KS).

5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la liste des résistances à utiliser est établie par le circuit intégré (10), lors de l'initialisation, en fonction des résistances mesurées.
6. Procédé selon la revendication 5, caractérisé en ce que ladite liste est inscrite dans une mémoire non volatile du circuit intégré (10).
7. Procédé selon la revendication 6, caractérisé en ce que, après initialisation du circuit intégré (10), toute inscription de listes dans ladite mémoire non volatile est inhibée.
8. Procédé selon l'un quelconque des revendications 5 à 7, caractérisé en ce que ladite liste comporte des résistances de valeurs suffisamment éloignées.
9. Procédé selon l'une quelconque des revendications 5 à 7, caractérisé en ce que ladite liste comporte des résistances de valeurs de même ordre de grandeur.
10. Procédé selon l'une quelconque des revendications 5 à 7, caractérisé en ce que ladite liste comporte des résistances de valeurs contenues dans une plage donnée.
11. Procédé selon l'une quelconque des revendications 2 à 10, caractérisé en ce que l'étape (c) de détermination desdites clés résistives (Kr, KA, KS) consiste, après avoir défini un ensemble de M triplets  $(C_j, C_i, C_k)_l$  ( $l = 1, \dots, M$ ) de contacts électriques, à :
  - affecter à chaque triplet un bit  $b_l$  défini par convention par :
 
$$b_l = 1 \quad \text{si } R_{ij} > R_{ik}$$

$$b_l = 0 \quad \text{si } R_{ij} < R_{ik}$$
 $R_{ij}$  et  $R_{ik}$  étant les résistances électriques reliant le contact  $C_i$  aux contacts  $C_j$  et  $C_k$  respectivement,
    - construire la clé résistive (Kr, KA, KS) sous la forme d'une suite ordonnée des M bits  $b_l$ .

12. Procédé selon la revendication 11, caractérisé en ce que pour chaque triplet  $(C_j, C_i, C_k)$  les contacts  $C_j$  et  $C_k$  sont équidistants du contact  $C_i$ .
- 5 13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce qu'il comporte à la suite de l'étape (b) une étape consistant à déposer un écran métallique (15) sur ladite couche (14) de matériau à résistivité électrique inhomogène aléatoire.
- 10 14. Procédé selon l'une quelconque des revendications 1 à 13, caractérisé en ce qu'on réalise ledit matériau à résistivité électrique inhomogène aléatoire en mélangeant une encre à faible résistivité électrique à une encre à forte résistivité électrique.
- 15 15. Circuit intégré sécurisé présentant un plan-mémoire (11), caractérisé en ce qu'il comporte une matrice de N contacts électriques  $C_i$  ( $i = 1, \dots, N$ ) à la surface dudit plan-mémoire (11), une couche (14) d'un matériau à résistivité électrique inhomogène aléatoire, déposée sur ladite matrice, et des  
20 moyens de détermination d'une clé de cryptage à partir de la répartition aléatoire des résistances électriques reliant les différents contacts électriques  $C_i$  de la matrice.
- 25 16. Circuit intégré sécurisée selon la revendication 15, caractérisée en ce que lesdits moyens de détermination sont aptes à déterminer, à l'initialisation dudit circuit (10), une clé  $K_r$  de cryptage, dite clé résistive.
- 30 17. Circuit intégré sécurisé selon la revendication 16, caractérisé en ce que lesdits moyens de détermination sont également aptes à déterminer, à l'initialisation dudit circuit (10), une autre clé résistive  $K_A$  dite clé d'alarme, pour la mise en oeuvre du procédé selon la revendication 2.
- 35 18. Circuit intégré sécurisé selon l'une des revendications 16 ou 17, caractérisé en ce que lesdits moyens de détermination sont également aptes à déterminer, à l'initialisation de circuit (10), une autre clé résistive  $K_S$ , dite clé de secours, pour la mise en oeuvre du procédé selon la revendication 3.

19. Circuit intégré sécurisé selon l'une quelconque des revendications 15 à 18, caractérisé en ce que lesdits moyens de détermination desdites clés résistives ( $K_r$ ,  $K_A$ ,  $K_S$ ) sont aptes, après avoir défini un ensemble de  $M$  triplets  $(C_j, C_i, C_k)_l$  ( $l = 1, \dots, M$ ) de contacts électriques, à :
- 5      - affecter à chaque triplet un bit  $b_l$  défini par convention par :
- $$b_l = 1 \quad \text{si } R_{ij} > R_{ik}$$
- $$b_l = 0 \quad \text{si } R_{ij} < R_{ik}$$
- 10       $R_{ij}$  et  $R_{ik}$  étant les résistances électriques reliant le contact  $C_i$  aux contacts  $C_j$  et  $C_k$  respectivement,
- construire la clé résistive ( $K_r$ ,  $K_A$ ,  $K_S$ ) sous la forme d'une suite ordonnée des  $M$  bits  $b_l$ .
20. Circuit intégré sécurisé selon la revendication 19, caractérisé en ce que pour chaque triplet  $(C_j, C_i, C_k)_l$  les contacts  $C_j$  et  $C_k$  sont équidistants du contact  $C_i$ .
- 15      21. Circuit intégré sécurisé selon l'une des revendications 19 ou 20, caractérisé en ce que lesdits moyens de détermination des clés résistives comportent, d'une part, un bus comprenant
- 20      une ligne ( $L_1$ ) à une première tension  $V_{CC}$ , une ligne ( $L_2$ ) de mesure et une ligne ( $L_3$ ) à une deuxième tension  $V_{SS}$ , d'autre part, et trois interrupteurs analogiques commandables ( $K_1$ ,  $K_2$ ,  $K_3$ ) destinés à relier chaque contact  $C_i$  à l'une des lignes ( $L_1$ ,  $L_2$ ,  $L_3$ ).
- 25      22. Circuit intégré sécurisé selon l'une quelconque des revendications 15 à 21, caractérisé en ce que ladite couche (14) de matériau à résistivité électrique inhomogène aléatoire est recouverte d'un écran métallique (15).
- 30      23. Circuit intégré sécurisé selon l'une quelconque des revendications 15 à 22, caractérisé en ce que ledit matériau à résistivité électrique inhomogène aléatoire est un mélange d'une encre à forte résistivité électrique et d'une encre à faible résistivité électrique.

1/2




FIG. 1




FIG. 2



2/2




FIG. 3




FIG. 4

RAPPORT DE RECHERCHE  
PRELIMINAIREétabli sur la base des dernières revendications  
déposées avant le commencement de la recherche

2738971

N° d'enregistrement  
nationalFA 527112  
FR 9604436

DOCUMENTS CONSIDERES COMME PERTINENTS		Revendications concernées de la demande examinée
Catégorie	Citation du document avec indication, en cas de besoin, des parties pertinentes	
A	EP-A-0 583 709 (THOMSON CONSUMER ELECTRONICS) * le document en entier *	1,15
A	US-A-4 591 189 (R.E. HOLMEN) * abrégé; figure 5 * * colonne 4, ligne 10 - ligne 30 *	1,13,15, 22
A	FR-A-2 471 083 (ELECTRONIQUE MARCEL DASSAULT)	
A	DE-A-42 43 888 (GAO)	
A	US-A-3 636 318 (G. LINDSTROM)	
		DOMAINES TECHNIQUES RECHERCHES (Int. CL. 6)
		G07F G06K H04L
Date d'achèvement de la recherche		Examinateur
8 Juillet 1996		David, J
<p><b>CATÉGORIE DES DOCUMENTS CITES</b></p> <p>X : particulièrement pertinent à lui seul  Y : particulièrement pertinent en combinaison avec un  autre document de la même catégorie  A : pertinent à l'encontre d'au moins une revendication  ou arrière-plan technologique général  O : divulgation non-écrite  P : document intermédiaire</p> <p>T : théorie en principe à la base de l'invention  E : document de brevet bénéficiant d'une date antérieure  à la date de dépôt et qui n'a été publié qu'à cette date  de dépôt ou qu'à une date postérieure.  D : cité dans la demande  L : cité pour d'autres raisons</p> <p>A : membre de la même famille, document correspondant</p>		